【QuartusII入門】LED点灯回路の作成1(プロジェクトと点灯回路の作成)

では早速LEDの点灯回路を例にQuartusIIで回路を作ってみましょう。
デスクトップに追加されたQuartusIIのアイコンをクリックして起動します。
quartusii_ele_1_01

「New Project Wizard」をクリック

quartusii_ele_1_02

「Next」をクリック。

 

 

quartusii_ele_1_03

プロジェクトを保存する場所と、プロジェクトの名前を設定します。
今回はプロジェクト名を「led_blink」とします。
トップモジュールの名前も自動で「led_blink」となります。
設定が終わったら「Next」をクリック。

 

 

quartusii_ele_1_04

「Next」をクリック。

 

 

quartusii_ele_1_05

Familyを「Cyclone IV E」に変更します。
右のNeme Filter にEP4CE22F17C6と入力し、
Available Deviceに表示されているEP4CE22F17C6を選択して「Next」をクリック。

 

 

quartusii_ele_1_06

SimulationのTool Nameを「ModelSim-Altera」、
Format(s)を「Verilog-HDL」に設定し、「Next」をクリック。

 

 

quartusii_ele_1_07

「Finish」をクリック。

これでプロジェクトが作成されました。

 

次にVerilogのソースを作成し、回路を記述します。
quartusii_ele_1_08quartusii_ele_1_09

File→New をクリックし、「Verilog HDL File」を選択。

 

エディターが開くので下記記述を入力し、「led_blink.v」として保存。

`timescale 1ns/1ps
module led_blink(
    clk         , //クロック50MHz
    reset_n     , //リセット信号(ローアクティブ)
    led           //LED
    );
    input  wire        clk     ; //クロック50MHz
    input  wire        reset_n ; //リセット信号(ローアクティブ)
    output reg  [ 7:0] led     ; //LED

    reg  [31:0] ctr; //時間計測用カウンタ

    always @(posedge clk)
    begin
        if(!reset_n)//リセットボタンが押された時
        begin
            ctr <= 32'd1; //カウンタの値を1にリセット
        end
        else if(ctr == 32'd25000) //25000回クロックをカウント(=0.5ms経過)した時
        begin
            ctr <= 32'd1;//カウンタの値を1にリセット
        end
        else  begin
            ctr <= ctr + 32'd1; //それ以外の時はカウンタを加算
        end
    end

    always @(posedge clk)
    begin
        if(!reset_n)
        begin
            led <= 8'hFF;
        end
        else if(ctr == 32'd25000) //0.5ms経った時、LEDを反転
        begin
            if(led == 8'hFF)
            begin
                led <= 8'h00;
            end
            else begin
                led <= 8'hFF;
            end
        end
    end
endmodule

 

quartusii_ele_1_10

Project→Add/Remove Files in Project をクリック。
quartusii_ele_1_11

プロジェクトへのファイル追加画面がポップアップするので、赤枠で囲ったボタンをクリック。

 

 

quartusii_ele_1_12

作成した「led_blink.v」を選択し、「開く」をクリック。

 

 

quartusii_ele_1_13

この時点ではまだプロジェクトに追加はされていないので、「Add」をクリックして追加。

 

 

quartusii_ele_1_14

下のリストに表示されたらOKで設定を適用。

 

 

quartusii_ele_1_15

「Start Analysis & Synthesis」をクリック。

 

 

quartusii_ele_1_16

問題がなければ「Analysis & Synthesis was successful」と表示されるので「OK」をクリック。

ここでエラーが出る場合はVerilogに記述ミスがないか確認してください。

 


ここまでの流れで論理合成(ソースを論理回路に変換する処理)が完了です。

これでシミュレーションで動作を確認することができるようになりました。

次回はこの回路をシミュレーションでテストするためのテストベンチの作成と、シミュレーションの方法について説明します。

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です